Дисертацію присвячено питанням підвищення ефективності та достовірності тестового комбінованого діагностування цифрових мікропроцесорних пристроїв з пошуком несправностей статичного та динамічного типів шляхом розробки методик та алгоритмів оптимізації послідовностей тест-векторів, призначених для реалізації умовних алгоритмів діагностування на апаратному рівні. Розроблено математичну модель для оптимізації послідовностей тест-векторів, методики та алгоритми підготовки вихідних даних, а також методики та алгоритми оптимізації послідовностей тест-векторів в процесі тестового комбінованого діагностування цифрових мікропроцесорних пристроїв з урахуванням особливостей прояву несправностей динамічного типу. Розроблено спосіб реалізації умовних алгоритмів діагностування цифрових мікропроцесорних пристроїв на апаратному рівні. Наведені результати використання розроблених алгоритмів та технічних засобів.

  Завантажити