Запропоновано метод відображення алгоритму, заданого умовним графом синхронних потоків даних, у конвеєрний обчислювальний пристрій, що описаний на мові VHDL. Наведено приклад синтезу пристрою для обчислення модуля комплексних чисел, який реалізовано в програмованій логічній інтегральній схемі з високою пропускною спроможністю та малими апаратними витратами.

 Наукова періодика України 

---

Додаткова інформація про автора(ів) публікації:
(cписок формується автоматично, до списку можуть бути включені персоналії з подібними іменами або однофамільці)

• Сергієнко Анатолій Михайлович (технічні науки)
• Сергієнко Андрій Миколайович (медичні науки)
• Сергієнко Антон Миколайович (технічні науки)

  Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"