Джеин П. Проектирование и оптимизация аналого-цифрового флеш преобразователя c использованием дополнительных транзисторов ожидания с логикой управления током / П. Джеин, Ш. Акеше // Изв. вузов. Радиоэлектроника. - 2013. - 56, № 10. - С. 13-27. - Библиогр.: 22 назв. - рус.Представлена оптимизация аналого-цифрового флеш преобразователя с целью уменьшения тока утечки и вносимой задержки, используя дополнительные транзисторы ожидания с логикой управления током ASTCML (Augmented Sleep Transistors with Current Mode Logic) в 45 нм технологическом процессе. Как показали исследования, мощность утечки при использовании ASTCML уменьшается на 50 % при напряжении питания 1 В. Благодаря уменьшению тока утечки снижается вероятность термической утечки, что повышает надежность устройства, хотя рассматриваемый аналого-цифровой преобразователь спроектирован на базе PMOS и NMOS. Предлагаемый аналого-цифровой преобразователь пригоден для использования в высокоскоростных и беспроводных сетевых приложениях. Рассмотрены различные варианты использования аналого-цифрового флеш преобразователя. Індекс рубрикатора НБУВ: З973-044.42
Рубрики:
Шифр НБУВ: Ж27665/рад. эл. Пошук видання у каталогах НБУВ
![](/irbis_nbuv/images/info.png) Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"
|