РЕФЕРАТИВНА БАЗА ДАНИХ "УКРАЇНІКА НАУКОВА"
Abstract database «Ukrainica Scientific»


Бази даних


Реферативна база даних - результати пошуку


Вид пошуку
Пошуковий запит: (<.>ID=REF-0000680346<.>)
Загальна кількість знайдених документів : 1

Tyurin S. F. 
Study of the multi-input LUT complexity = Дослідження складності багаторозрядних LUT FPGA / S. F. Tyurin, A. V. Grekov // Радіоелектроніка. Інформатика. Управління. - 2018. - № 1. - С. 14-21. - Бібліогр.: 10 назв. - англ.

У програмованих логічних інтегральних схемах FPGA (field-programmable gate array) використовується реалізація генератора функцій LUT (Look Up Table), який налаштовується шляхом завантаження конфігураційної пам'яті на обчислення однієї логічної функції в досконалій диз'юнктивній нормальній формі (СДНФ). Розмірність LUT визначають технологічні обмеження Міда - Конвей на число послідовно з'єднаних МОП транзисторів. Стандартним числом входів LUT довгі роки було 3, 4, причому 4-LUT будується з двох 3-LUT з додатковим 1-LUT. Однак у багатьох проектах потрібно обчислювати функції великого числа аргументів. Для цього необхідний багаторозрядний LUT, який будується як декомпозиція 3-LUT, 4-LUT. Швидкодія обчислення логічних функцій визначається затримкою в матрицях зв'язків, тому така декомпозиція призводить до зниження швидкодії. В останні роки активно розвивається напрямок адаптивних логічних модулів (АЛМ), в яких користувачеві доступні різні варіанти логічних елементів на п'ять, шість і навіть на сім, вісім змінних, що призводить до підвищення швидкодії. Однак, детальний опис особливостей таких багаторозрядних LUT з урахуванням обмежень Міда-Конвей, оцінок складності і швидкодії в документації виробників відсутня. У той же час аналіз джерел дозволяє зробити висновок про подальше збільшення розрядності LUT і зближення можливостей FPGA і CPLD (complex programmable logic devices) в плані розрядності. Дослідження особливостей побудови багаторозрядних LUT є актуальними і зроблена спроба аналізу реалізації такої перспективної багаторозрядної логіки. Мета роботи - оцінка складності і швидкодії при декомпозиції багаторозрядного LUT. Отримання виразів для оцінок складності і швидкодії декомпозиції багаторозрядного LUT на LUT меншої розрядності. Виконано порівняння складності та затримки в кількості транзисторів при декомпозиції багаторозрядного LUT в системі комп'ютерної математики Mathcad. Висновки: проведені дослідження дозволили встановити особливості побудови багаторозрядних LUT і оцінювати різні варіанти декомпозиції при подальшому збільшенні розмірності LUT з подальшим вибором оптимального варіанта ALM.


Індекс рубрикатора НБУВ: З973-043.63

Рубрики:

Шифр НБУВ: Ж16683 Пошук видання у каталогах НБУВ 
Повний текст  Наукова періодика України 
  Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"
 
Національна бібліотека України імені В. І. Вернадського
Відділ наукового формування національних реферативних ресурсів
Інститут проблем реєстрації інформації НАН України

Всі права захищені © Національна бібліотека України імені В. І. Вернадського