Anirban Banerjee Design and analysis of ternary D-latch using CNTFETs = Розробка та аналіз трирівневого D-тригеру на базі польового транзистору з вуглецевих нанотрубок / Anirban Banerjee, Vikash Prasad, Debaprasad Das // J. of Nano- and Electronic Physics. - 2019. - 11, № 4. - С. 04011-1-04011-5. - Бібліогр.: 12 назв. - англ.Інтегральні мікросхеми базуються на використанні бінарної логіки. Однак останні два десятиліття складність мікросхем невпинно зростала. Це призвело до великої площі чіпів через велику кількість з'єднань. Отже, великі паразитні ємності, пов'язані з взаємозв'язками, зменшили швидкість і збільшили розсіювання потужності. Ці проблеми можна подолати за допомогою багатозначної логіки (MVL). Для проектування цифрових схем на основі MVL необхідно контролювати порогову напругу пристроїв залежно від логічних рівнів. Польовий транзистор з вуглецевих нанотрубок (CNTFET) є одним з таких пристроїв, який підходить для схем MVL, оскільки порогову напругу CNTFET можна легко контролювати шляхом зміни діаметра вуглецевих нанотрубок (CNTs). Діаметр вуглецевої нанотрубки (CNT) контролюється зміною її хіральності. Трирівнева логіка має 3 логічних рівня і є однією з перспективних багатозначних логік. Розроблено D-тригер на основі трирівневої логіки на базі CNTFET. Охарактеризовано часи встановлення та утримання D-тригеру. Проаналізовано також час затримки і потужність. Індекс рубрикатора НБУВ: З852.395
Рубрики:
Шифр НБУВ: Ж100357 Пошук видання у каталогах НБУВ
![](/irbis_nbuv/images/info.png) Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"
|